欢迎光临深圳市迈威科技有限公司

联系我们 Contact us

深圳市迈威科技有限公司
电话:0769-22890333
传真:0769-22890333
联系人:卢经理
手机:15920165172
网址:www.cnmaxwell.com
邮箱:lbc@cnmaxwell.com
邮编:518000
地址:深圳市龙岗区坂田街道贝尔路坂田高新技术工业园一号楼2楼203H

首页 >>技术文章

信号完整性问题,每一个PCB工程师都不能绕开
作者: 来源: 浏览次数: 日期:2020-1-13 9:08:42

信号完整性(SI)是指信号在传输路径上的质量。随着集成电路输出开关速度提高以及PCB板密度增加,信号完整性已经成为高速数字PCB设计必须关心的问题之一。如何在PCB板的设计过程中充分考虑信号完整性的因素,并采取有效的控制措施,也已经成为当今PCB设计行业中的一个热门话题。

01.png

PCB的信号完整性问题

PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

1、反射

信号在传输线上传输时,当高速PCB上传输线的特征阻抗与信号的源端阻抗或负载阻抗不匹配时,信号会发生反射,使信号波形出现过冲、下冲和由此导致的振铃现象。

过冲(Overs hoot)是指信号跳变的第一个峰值(或谷值),它是在电源电平之上或参考地电平之下的额外电压效应;下冲(Unders hoot)是指信号跳变的下一 个谷值(或峰值)。过大的过冲电压经常长期性地冲击会造成器件的损坏,下冲会降低噪声容限,振铃增加了信号稳定所需要的时间,从而影响到系统时序。

2、串扰

PCB中,串扰是指当信号在传输线上传播时,因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰,它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。互容引发耦合 电流,称为容性串扰;而互感引发耦合电压,称为感性串扰。在PCB上,串扰与走线长度、信号线间距,以及参考地平面的状况等有关。

3、信号延迟和时序错误

信号在PCB的导线上以有限的速度传输,信号从驱动端发出到达接收端,其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。

基于信号完整性分析的高速数字系统设计分析不仅能够有效地提高产品的性能,而且可以缩短产品开发周期,降低开发成本。

02.png

确保信号完整性的PCB设计方法

通过总结影响信号完整性的因素,在PCB设计过程较好地确保信号完整性,可以从以下几个方面来考虑。

(1)电路设计上的考虑。包括控制同步切换输出数量,控制各单元的最大边沿速率(dI/dt和dV/dt),从而得到最低且可接受的边沿速率;为高输出功能块(如时钟驱动器)选择差分信号;在传输线上端接无源元件(如电阻、电容等),以实现传输线与负载间的阻抗匹配。

(2)最小化平行布线的走线长度。

(3)元件摆放要远离I/O互连接口和其他易受干扰及耦合影响的区域,尽量减小元件间的摆放间隔。

(4)缩短信号走线到参考平面的距离间隔。

(5)降低走线阻抗和信号驱动电平。

(6)终端匹配。可增加终端匹配电路或者匹配元件。

(7)避免相互平行的走线布线,为走线间提供足够的走线间隔,减小电感耦合。

(图文整理自网络)

想扩充和提升自己硬件方面的技能吗?想在职场上提升自己的竞争力吗?不妨从学习原理图设计开始,扫描(识别)以下二维码可在“腾讯课堂”学习Orcad原理图设计实战课程:《4周通过VR学习原理图设计》。

000.png

▲扫码试听《4周通过VR学习原理图设计》课程